반응형
1. 공통점
" 1-bit 신호 기억 소자이고 feedback이 있다. "
2. 차이점
# 플립플롭 (Flip-Flop)
1. Edge Sensitive이다.
2. Clock이 있는 synchronous(동기식)이다.
# 래치 (Latch)
1. Level Sensitive이다.
2. Clock이 없는 asynchronous(비동기식)이다.
※ 오늘날 대부분의 시스템은 synchronous(동기식)이다.
반응형
'공부 기록 > 회로설계' 카테고리의 다른 글
| [Verilog] reg vs wire - reg와 wire의 차이점 (0) | 2022.05.05 |
|---|---|
| [Verilog] Blocking Assignment vs Non-Blocking Assignment - 베릴로그 절차형 할당문의 종류 (0) | 2022.04.21 |
| [Verilog] Continuous Assignment vs Procedural Assignment - 베릴로그 연속 할당 vs 절차형 할당 (0) | 2022.04.21 |
| [HDL] Behavioral Model vs Structural Model (0) | 2022.04.06 |
| 조합 논리회로 vs 순차 논리회로 - Combinational vs Sequential Logic Circuit (0) | 2022.04.03 |