반도체 회로설계 헷갈리지만 중요한 개념, jitter, skew, slack, slew 란?

 

반도체 회로설계를 하는데에 자주 언급되는 jitter, skew, slack, slew 그 개념 차이에 대해 알아보자.

헷갈리지만 서로 다른 개념을 갖는 특성값이므로, 각각을 정확하게 이해하는 것이 중요하다.

 

---

0. Jitter (지터)

" 디지털 신호 파형이 시간축상으로 흐트러 지는 현상  "

Clock signal이라 함은 일정한 주기를 갖는데 각 주기마다 조금씩 차이가 날 때 이를 jitter라고 정의한다.

일정한 주기를 가져야 하는데 주기가 변하는 특성이기 때문에, uncertainty가 발생하여 좋지 않은 특성이다.

 

---

1. Skew (스큐)

" 가장 빨리 도달하는 clock과 가장 늦게 도달하는 clock의 차이 "

Skew(스큐)란 보통 clock signal의 특성으로도 이해할 수 있는데,

가장 빨리 도달하는 clock과 가장 늦게 도달하는 clcok의 차이를 의미한다.

 

아래의 간단한 예시를 통해 더 자세히 알아보자.

 

A라는 clock source에서 발생한 10ns의 주기를 갖는 CLK이 있다.

해당 clock은 회로에서 여러 flip-flop들로 뿌려지게 된다.

각 flip-flop까지 clock signal이 달려가는데에 소요되는 시간은 다를것이다.

가장 짧은 path는 B라는 flip-flop의 clock pin 까지이고, 총 2ns만큼 소요되었다.

가장 긴 path는 C라는 flip-flop의 clock pin 까지이고, 총 2.5ns만큼 소요되었다.

이와 같은 상황에서 CLK의 clock skew는 2.5-2.0=0.5ns가 된다. 

 

이와 같이, clock skew는 clock path의 차이 뿐만아니라, 전압이나 온도 변화 등에도 영향을 받는다.

 

---

2. Slack

" 어느 정도의 timing margin이 있는가 "

Slack은 보통 setup/hold margin 개념과 함께 언급이 되는데, timing constraint를 만족하는지 여부를 slack으로 판단하게 된다.

즉, 어느 정도의 magrin(마진)이 있는가의 개념이다.

 

---

3. Slew (Transition Delay)

" Signal의 기울기 "

Slew는 보통 I/O pad의 특성값으로 사용된다.

Signal이 0에서 1로, 혹은 1에서 0으로 transition이 발생할 때 소요되는 시간으로 이해할 수 있다.

 

---