토마토의 공부기록

HDL을 사용하여 하드웨어 설계를 할 때 크게 behavioral model과 structural model이 있다. 1. Behavioral Model " 모듈이 어떻게 동작하는지를 기능위주로 설명하는 모델 " Always block을 사용하여 구현한다. (예시) always @ (PS or X)// Combinational Circuit begin// Implements state table // Output and Next States end always @ (posedge CLK) // State Register begin State

대역폭 = 메모리 버스의 폭(W) * 메모리 클럭 주파수 - 메모리 버스의 폭 = 메모리 입출력 라인 개수 (bit) - 메모리 클럭 주파수 = 메모리 동작 속도 (MHz) 1. 메모리 입출력 포트의 개수를 늘린다. 2. 메모리 자체 클럭 주파수를 높인다. 3. 메모리를 병렬화하여 접근하는 Interleaving 메모리를 여러개의 모듈로 나누어 여러 메모리로 동시에 접근 가능하도록 하는 기법 → 파이프라인

논리회로는 조합 논리회로와 순차 논리회로 크게 두 가지로 분류된다. 1. 조합 논리회로 - Combinational Logic Circuit " 출력값이 입력값에만 영향을 받는 논리회로 " Logic gate, 즉 기본게이트로 구성된 네트워크로 입/출력을 가지는 회로이다. 출력은 입력값에만 의존하며 cycle과 클럭이 없다. Logic을 최적화하기 위해 카르노맵, boolean algebra, Quine-Mcclusky, Espresso 등을 사용한다. 조합 논리회로는 가산기, 인코더, 멀티플렉서, BCD 및 7 세그먼트 변환기 회로 등에 사용된다. 2. 순차 논리회로 - Sequential Logic Circuit " 출력값이 입력값과 이전 입력들의 영향을 받는 논리회로 " 출력이 입력값과 더불어 이전..

1. 공통점 " 1-bit 신호 기억 소자이고 feedback이 있다. " 2. 차이점 # 플립플롭 (Flip-Flop) 1. Edge Sensitive이다. 2. Clock이 있는 synchronous(동기식)이다. # 래치 (Latch) 1. Level Sensitive이다. 2. Clock이 없는 asynchronous(비동기식)이다. ※ 오늘날 대부분의 시스템은 synchronous(동기식)이다.

Channel Length Modulation " Short channel에서 saturation current가 선형적으로 증가하는 현상 " 이상적인 MOSFET의 동작에서 pinch-off 지점 이후로 drain 전압이 증가해도 drain 전류가 포화됨에 따라 일정하게 유지된다. 하지만 실제로는 drain 전압이 증가함에 따라 pinch-off region이 늘어나 채널길이가 짧아짐에 따라 drain 전류가 증가하게 된다. 이는 depletion 영역이 증가하고 채널길이가 짧을수록 저항이 감소하기 때문이다. 이에 따라 포화 전류식은 아래와 같이 바뀐다. ※ Early Voltage = V(A) = 1/λ Long channel에서는 pinch-off 지점과 drain 사이 거리가 전체 채널 길이 대비..

최근 공정이 미세화되어 누설 전류가 생기는 현상이 발생한다. 누설전류가 발생하면 동작 속도가 느려지고 소자의 성능이 저하된다. 이러한 현상을 short channel effect라고 한다. 본 포스팅에서는 SCE의 대표적인 4가지인 DIBL, GIDL, Velocity Saturtion (속도포화), Hot Carrier Injection 효과에 대해 알아보자. 0. Short Channel Effect (단채널효과) 반도체 소자가 작아질수록 같은 웨이퍼 면적에 더 많은 칩을 생산할 수 있어 원가절감이 되고, 소자가 미세화 됨에 따라 속도 증가 및 전력 소모가 감소하여 성능이 개선된다. 하지만 MOSFET에서 채널 길이가 너무 짧아져서 전기장과 공핍층의 중첩이 발생하여 누설 전류가 생기는 현상이 발생하는..

1. DDR (Double Data Rate) DDR은 CLK의 rising/falling edge에서 모두 데이터를 전송하여 대역폭을 넓힌 DRAM 메모리이다. 이와 대비되는 SDR은 Single Data Rate으로 한 번의 클럭에 한 번의 데이터를 전송한다. DDR2, DDR3, DDR4와 같이 세대가 높아질수록 최대 데이터 전송 속도와 소비전력 측면에서 성능이 향상된다. 보통 최대 데이터 전송 속도가 두 배씩 증가하고 동작 전압이 낮아진다. 2. LPDDR (Low Power Double Data Rate) LPDDR은 스마트폰이나 태블릿과 같은 모바일 기기에 사용되는 저소비전력의 DRAM 메모리이다. DDR과 마찬가지로 LPDDR2, LPDDR3, LPDDR4, LPDDR5 등 세대가 높아질수록..

앞서 살펴보았듯 MOSFET은 4단자 소자이다. 일반적으로 MOSFET의 동작을 설명할 때에는 Body, 즉 기판을 고려하지 않고 Gate, Source, Drain 3개의 소자로 설명하곤 한다. 이는 Body 단자를 접지로 가정하고 설명하여 그런 것이다. Body Effect는 그 이름에서도 예상할 수 있듯 Body 단자에 의해 발생하며 이는 간단히 설명하면 Vth 문턱전압을 제어하는 방법이다. 이때, Body란 MOSFET의 기판을 뜻하며 nmos의 경우 p-substrate, pmos의 경우 n-substrate를 의미한다. 0. Body Effect - 기판효과 Body Effect란 MOSFET의 Body에 역방향 바이어스, 즉 음의 전압을 인가하여 Vth(문턱전압)이 높아지는 현상이다. 이는 ..

가장 대표적이면서 기본적인 반도체 소자인 모스펫(MOSFET)과 그 동작원리에 대해 알아보자. 1. 모스펫, MOSFET 이란? 모스펫(MOSFET)은 Metal Oxide Semiconductor Field Effect Transistor의 줄임말로 gate에 인가하는 전압에 따라 특성이 변하는 4단자 소자이다. # 구조 기본적인 MOSFET의 구조(nmos)는 아래와 같다. Gate, Source, Drain, Body로 4개의 단자가 있다. MOSFET을 수직방향으로 자른다고 생각하면 위의 구조에서 알 수 있듯 Metal - Oxide - Semiconductor 의 층을 이루기 때문에 MOSFET이라는 이름이 생긴 것이다. 위의 구조에서 n형 도핑, p형 도핑을 서로 바꾼 것이 pmos이다. # ..

작년 여름에 본격적으로 취준을 하기에 앞서 오픽 자격증을 준비했었습니다. 한달정도의 시간을 투자하여 두번의 시험만에 AL을 받았습니다 :)  제가 공부한 방법과 나름의 꿀팁(?)에 대해 공유해보려 합니다! 0. 시험 & 한줄요약난이도 : 5-5 (AL을 목표로 하신다면 더 높게 설정하는 것을 추천합니다)시험 성적 : 첫 번째 시험 IH → 두번째 시험 AL서베이항목 : 공원가기, 해변가기, 카페/커피전문점에 가기, 술집/바에 가기, SNS에 글 올리기, 악기 연주하기, 수영, 스노우보드, 조깅, 운동 X, 국내 여행, 해외 여행  1. 문제 유형 및 순서 파악 2. 어느 정도의 스크립트 및 스토리라인은 준비하기 3. 돌려막기  1. 서베이" 서베이 항목은 많이 생각하지 말고 솔직하게! "전 제가 실제로 ..

하나의 트랜지스터로 구성된 NAND Flash는 웨이퍼당 더 많은 칩을 생산할 수 있어 집적도가 높다. 기존의 MOSFET과 다른 점은 control gate와 oxide 층 사이에 floating gate가 있다는 점이다. 이 floating gate에 전자를 넣고 빼내어 데이터를 쓰고 읽게된다. 이에 따라 SRAM, DRAM과 달리 전원이 꺼져도 데이터가 유지되는 비휘발성 메모리이지만, 속도가 느리고 내구성이 좋지 않다. 따라서 고용량, 저비용의 특성에 따라 대용량 스토리지용 메모리로 사용된다. 비휘발성 메모리의 한 종류인 NAND Flash의 동작(Program, Erase, 읽기)에 대해 알아보자. 1. Program - 쓰기 동작 " Floating Gate에 전자를 charge시켜 Vth를 증..

1T1C로 하나의 트랜지스터와 하나의 커패시터로 구성된 DRAM은 커패시터에 전하를 충/방전 하며 데이터를 읽고 쓰게 된다. 커패시터 특성상 누설전류가 발생하여 주기적으로 전하를 채워주는 refresh 동작이 필요하다. 하지만 SRAM 대비 높은 집적도와 저렴한 가격이라는 장점 때문에 DRAM이 더 많이 사용된다. 휘발성 메모리의 한 종류인 DRAM의 동작(대기, 읽기, 쓰기, refresh)에 대해 알아보자. 0. Bitline 과 wordline 본격적으로 들어가기에 앞서 기본 용어에 대해 정리하자. 앞선 포스팅에서 1T1C DRAM cell의 구조에 대해 살펴보았다. 하지만 실제 DRAM 메모리는 단일 셀로 구성된 것이 아닌 여러 개의 DRAM cell의 집합, 즉 array 형태로 이루어져 있다...

SRAM은 CMOS 인버터의 입/출력이 서로 맞물린 래치 회로와 bitline과 연결된 2개의 acccess 트랜지스터로 구성되어 있다. 이에 따라 서로 반대의 데이터가 저장된 래치 회로의 양단 전압 차에 의해 0과 1을 기록하고 읽는다. 이에 따라 속도가 빠르다는 특징이 있지만 집적도가 낮고 가격이 비싸며 소비전력도 크다는 단점이 있다. 휘발성 메모리의 한 종류인 SRAM의 동작(대기, 읽기, 쓰기)에 대해 알아보자. 0. Bitline 과 wordline 본격적으로 들어가기에 앞서 기본 용어에 대해 정리하자. 앞선 포스팅에서 6개의 트랜지스터로 구성된 기본 SRAM cell의 구조에 대해 살펴보았다. 하지만 실제 SRAM 메모리는 단일 셀로 구성된 것이 아닌 여러개의 SRAM cell의 집합, 즉 a..

메모리 반도체란 정보를 저장하고 기억하는 반도체로 크게 휘발성 메모리와 비휘발성 메모리로 나뉜다. 휘발성 메모리는 전원이 인가된 상태에서만 저장장치로의 역할을 하고, 비휘발성 메모리는 전원이 끊겨도 데이터를 유지한다. 따라서 전체 데이터는 용량이 큰 기억장치에 저장해놓고 필요한 일부 데이터를 latency가 짧은 메모리에 옮겨 사용하게 된다. CPU ← SRAM ← DRAM ← HDD/SSD 휘발성 메모리의 예로는 SRAM, DRAM이 있고, 비휘발성 메모리의 예로는 PROM, EPROM, EEPROM, FLASH(NOR, NAND)가 있다. 메모리 반도체의 대표적인 3가지, SRAM, DRAM, NAND Flash의 기본적인 구조 및 특성에 대해 알아보자. 0. 표 하나로 정리하는 SRAM, DRAM,..

안녕하세요! 삼성전자 2021 하반기 3급 신입사원 공채에 최종 합격하여 조금은 늦은 후기를 작성해보려 합니다. 이 후기글이 취업준비를 하시는 많은 취준생분들께 조금이나마 도움이 되었으면 좋겠습니다 :) 저는 삼성전자 DS부문 파운드리 사업부로 지원하였습니다. 0. 스펙사항 원전공 : 소프트웨어학과 / 복수전공 : 전자전기공학과 학점 : 3.96 어학 : OPIc AL 경험 : 인턴 2회 / 교내커뮤니티활동(산학프로젝트) / 동아리 1개 / 교외커뮤니티활동(전자회로해석 오픈캠프) 자격증 : 컴퓨터활용능력 1급 수상 : 교내 성적우수상 3회 / 국가우수장학금(이공계) 1. 서류전형 " 질문에서 묻는 것에 답하기 & 잘 읽히는 글을 쓰기 " 자기소개서의 기본은 묻는 것에 답을 하는 것이라고 생각합니다. 하지..